Κατάλογος Εκδηλώσεων

13
Ιαν

Παρουσίαση Διπλωματικής Εργασίας κ. Λούκα Χαρίσιου - Σχολή ΗΜΜΥ
Κατηγορία: Παρουσίαση Διπλωματικής Εργασίας  
ΤοποθεσίαΛ - Κτίριο Επιστημών/ΗΜΜΥ, 137Π-39,-38
Ώρα13/01/2020 12:00 - 13:00

Περιγραφή:

Θέμα:
Σχεδίαση και Υλοποίηση Μεγάλης Κλίμακας CNN βασισμένων σε Ευρείας Κλίμακας Συστήματα Αναδιατασσόμενης Λογικής - Large Scale Design and Implementation of CNNs based on Large FPGA Arrays


Εξεταστική Επιτροπή
Καθηγητής Απόστολος Δόλλας (επιβλέπων)
Καθηγητής Μιχάλης Ζερβάκης
Αναπληρωτής Καθηγητής Ευτύχιος Κουτρούλης


Περίληψη:
Η διεθνής προσπάθεια για την ανάπτυξη του πρώτου υπερυπολογιστή με δυνατότητα εκτέλεσης πράξεων κλίμακας ενός πεντάκις εκατομμυρίου, έχει δημιουργήσει ζήτηση για εφαρμογές που απαιτούν αντίστοιχο υπολογιστικό φόρτο για την εκτέλεση τους. Η υπερέχουσα επίδοση και κατανάλωση ενέργειας που επιτυγχάνουν οι επιταχυντές υλικού, καθιστά την χρήση τους σε τέτοιες εφαρμογές αναπόφευκτη. Τα Συνελικτικά Νευρωνικά Δίκτυα αποτελούν άριστο παράδειγμα ενός υπολογιστικά εντατικού και άκρως παραλληλοποιήσιμου συστήματος, του οποίου η επίδοση βελτιώνεται σημαντικά, με τη υλοποίηση του σαν επιταχυντή υλικού, όπως έχουν δείξει πρόσφατη βιβλιογραφία. Η παρούσα δουλειά κληρονομεί την σχεδίαση υλικού του επιταχυντή ενός ΣΝΔ, υλοποιημένη από τον Α. Γ. Πίτση και επιχειρεί να την κλιμακώσει, τόσο οριζοντίως, με την ενσωμάτωση της στις σχεδιάσεις του ερευνητικού προγράμματος ExaNeSt και χρήση στην πρωτότυπη πλατφόρμα QFDB, όσο και καθέτως, με την αποσφαλμάτωση μιας εκδοχής της σχεδίασης που αυξάνει τον αριθμό δεσμίδων δεδομένων της εισόδου. Επιπλέον, εφαρμόζουμε μια προσφάτως δημοσιευμένη τεχνική απενεργοποίησης νευρώνων κατά τη διάρκεια της εκτέλεσης του δικτύου, επιδεικνύοντας της δυνατότητα βελτίωσης της εμπιστοσύνης στα αποτελέσματα του δικτύου, θυσιάζοντας επεξεργαστική ισχύ. Οι πλατφόρμες που χρησιμοποιήθηκαν στα πλαίσια αυτής της διπλωματικής εργασίας ήταν οι ZCU102 της Xilinx και το QFDB, το πρωτότυπο που αναπτύχθηκε από το ΙΤΕ.


Abstract:
An international race towards the development of the first exascale supercomputer during the past few years, has created a demand for applications that require comparable amounts of computational work. The superior performance and power consumption that hardware accelerators can achieve, renders their use on such applications inevitable. Convolutional Neural Networks constitute a prime example of a computationally intensive and highly parallelizable system, whose performance can increase significantly, when implemented as such an accelerator, as recent work has shown. This study inherits the hardware accelerator design of a CNN developed by G. Pitsis and attempts to scale it, both horizontally, by incorporating it into the ExaNeSt designs and allowing its use on the QFDB multi-FPGA prototype board, and vertically, by fixing issues with a version of the design that increases the batch size. It also applies a recently published neuron dropout technique on the hardware accelerator at prediction time, demonstrating the capability of trading computational power for increased confidence in the results of the network. The boards used for the purposes of this thesis are the Xilinx ZCU102 and the QFDB, a 4-FPGA prototype board developed in FORTH.

© Σχολή Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών 2014
Πολυτεχνείο Κρήτης