Κατάλογος Εκδηλώσεων
Προβολή ημερολογίου
Προβολή λίστας
iCal - Εκδηλώσεις μήνα
RSS - Εκδηλώσεις μήνα20
Ιουν
Κατηγορία:
Παρουσίαση Μεταπτυχιακής Εργασίας
ΗΜΜΥ
Λ - Κτίριο Επιστημών/ΗΜΜΥ, 2042, Πολυτεχνειούπολη
20/06/2018 12:00 - 14:00Περιγραφή:
ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Πρόγραμμα Μεταπτυχιακών Σπουδών
ΠΑΡΟΥΣΙΑΣΗ ΜΕΤΑΠΤΥΧΙΑΚΗΣ ΕΡΓΑΣΙΑΣ
ΙΩΑΝΝΗ ΓΑΛΑΝΟΜΜΑΤΗ
με θέμα
Αποδοτική Υποστήριξη Μερικώς Αναδιατασσόμενων Επιταχυντών
σε FPGA SoC για το Λειτουργικό Σύστημα GNU/Linux
Efficient Support for Partially Reconfigurable Accelerators
in an FPGA SoC for the GNU/Linux Operating System
Τετάρτη 20 Ιουνίου 2018, 12 μ.μ.
Αίθουσα 2042, Κτίριο Επιστημών, Πολυτεχνειούπολη
Εξεταστική Επιτροπή
Καθηγητής Διονύσιος Πνευματικάτος (επιβλέπων)
Καθηγητής Απόστολος Δόλλας
Αναπληρωτής Καθηγητής Βασίλειος Σαμολαδάς
Περίληψη
Σήμερα υπάρχει ένα αυξανόμενο ενδιαφέρον για την επιτάχυνση εξειδικευμένου υπολογισμού. Το ζήτημα προσεγγίζεται είτε με καινοτόμες αρχιτεκτονικές, προσαρμοσμένες στην επίλυση συγκεκριμένης κατηγορίας προβλημάτων, είτε με την χρήση επιταχυντών υλικού. Η δεύτερη κατηγορία αντιπροσωπεύεται κυρίως από τις FPGAs λόγω της ικανότητάς τους να αναπροσαρμόζονται και επαναχρησιμοποιούνται σε διαφορετικά υπολογιστικά προβλήματα. Η Μερική Αναδιάταξη επεκτείνει την ευελιξία των FPGA με το να επιτρέπει τον επαναπρογραμματισμό τμήματος του υλικού κατά τον χρόνο εκτέλεσης και χωρίς διακοπή της λειτουργίας του συστήματος. Αυτή η τεχνολογία καθιστά εφικτή την δημιουργία ενός συστήματος που θα προσφέρει πολλαπλούς ανεξάρτητους επιταχυντές υλικού, οι οποίοι θα μπορούν να φορτώνονται κατά βούληση ανάλογα με τις υπολογιστικές ανάγκες.
Η παρούσα μεταπτυχιακή εργασία υλοποιεί ένα τέτοιο σύστημα χρησιμοποιώντας τα Zynq FPGA SoC της Xilinx. Η εργασία αποτελείται από τα εξής τέσσερα τμήματα:
α) Υλοποίηση του συστήματος σε FPGA.
β) Λογισμικό πυρήνα λειτουργικού συστήματος Linux για την διαχείριση του υλικού.
γ) Βιβλιοθήκη συστήματος για εύκολη πρόσβαση από εφαρμογές χρήστη.
δ) Εφαρμογή επίδειξης με επιταχυντές που υλοποιούν ψηφιακή επεξεργασία εικόνας.
Η υλοποίηση προσφέρει διαφάνεια μεταξύ συστήματος και χρήστη, εκμεταλλεύεται τις ευκαιρίες για παραλληλισμό στην πρόσβαση μνήμης και παρέχει την ευελιξία στη δημιουργία διατάξεων επιταχυντών και διαμόρφωσης μνήμης.
ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Πρόγραμμα Μεταπτυχιακών Σπουδών
ΠΑΡΟΥΣΙΑΣΗ ΜΕΤΑΠΤΥΧΙΑΚΗΣ ΕΡΓΑΣΙΑΣ
ΙΩΑΝΝΗ ΓΑΛΑΝΟΜΜΑΤΗ
με θέμα
Αποδοτική Υποστήριξη Μερικώς Αναδιατασσόμενων Επιταχυντών
σε FPGA SoC για το Λειτουργικό Σύστημα GNU/Linux
Efficient Support for Partially Reconfigurable Accelerators
in an FPGA SoC for the GNU/Linux Operating System
Τετάρτη 20 Ιουνίου 2018, 12 μ.μ.
Αίθουσα 2042, Κτίριο Επιστημών, Πολυτεχνειούπολη
Εξεταστική Επιτροπή
Καθηγητής Διονύσιος Πνευματικάτος (επιβλέπων)
Καθηγητής Απόστολος Δόλλας
Αναπληρωτής Καθηγητής Βασίλειος Σαμολαδάς
Περίληψη
Σήμερα υπάρχει ένα αυξανόμενο ενδιαφέρον για την επιτάχυνση εξειδικευμένου υπολογισμού. Το ζήτημα προσεγγίζεται είτε με καινοτόμες αρχιτεκτονικές, προσαρμοσμένες στην επίλυση συγκεκριμένης κατηγορίας προβλημάτων, είτε με την χρήση επιταχυντών υλικού. Η δεύτερη κατηγορία αντιπροσωπεύεται κυρίως από τις FPGAs λόγω της ικανότητάς τους να αναπροσαρμόζονται και επαναχρησιμοποιούνται σε διαφορετικά υπολογιστικά προβλήματα. Η Μερική Αναδιάταξη επεκτείνει την ευελιξία των FPGA με το να επιτρέπει τον επαναπρογραμματισμό τμήματος του υλικού κατά τον χρόνο εκτέλεσης και χωρίς διακοπή της λειτουργίας του συστήματος. Αυτή η τεχνολογία καθιστά εφικτή την δημιουργία ενός συστήματος που θα προσφέρει πολλαπλούς ανεξάρτητους επιταχυντές υλικού, οι οποίοι θα μπορούν να φορτώνονται κατά βούληση ανάλογα με τις υπολογιστικές ανάγκες.
Η παρούσα μεταπτυχιακή εργασία υλοποιεί ένα τέτοιο σύστημα χρησιμοποιώντας τα Zynq FPGA SoC της Xilinx. Η εργασία αποτελείται από τα εξής τέσσερα τμήματα:
α) Υλοποίηση του συστήματος σε FPGA.
β) Λογισμικό πυρήνα λειτουργικού συστήματος Linux για την διαχείριση του υλικού.
γ) Βιβλιοθήκη συστήματος για εύκολη πρόσβαση από εφαρμογές χρήστη.
δ) Εφαρμογή επίδειξης με επιταχυντές που υλοποιούν ψηφιακή επεξεργασία εικόνας.
Η υλοποίηση προσφέρει διαφάνεια μεταξύ συστήματος και χρήστη, εκμεταλλεύεται τις ευκαιρίες για παραλληλισμό στην πρόσβαση μνήμης και παρέχει την ευελιξία στη δημιουργία διατάξεων επιταχυντών και διαμόρφωσης μνήμης.
