Κατάλογος Εκδηλώσεων

Περιγραφή:
ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Πρόγραμμα Προπτυχιακών Σπουδών

ΠΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ

ΙΩΑΝΝΗΣ ΔΟΪΤΣΙΝΗΣ

με θέμα

Αποδοτικές Αναδιατασσόμενες Αρχιτεκτονικές για τον Αλγόριθμο Backprop με Χρήση High - Level Synthesis

Efficient Reconfigurable Architectures for Backprop Algorithm Using High - Level Synthesis Framework


Τετάρτη 20 Ιουνίου 2018, 3 μ.μ.
Αίθουσα 145.Π42, Κτίριο Επιστημών, Πολυτεχνειούπολη

Εξεταστική Επιτροπή
Καθηγητής Διονύσιος Πνευματικάτος (επιβλέπων)
Καθηγητής Απόστολος Δόλλας
Δρ Γρηγόριος Χρυσός


Περίληψη

Η ανάγκη για σχεδιασμό πιο αποδοτικών επεξεργαστικών συστημάτων, έχει οδηγήσει τους ερευνητές στην αναζήτηση λύσεων σε ετερογενείς αρχιτεκτονικές, ειδικά τώρα που οι κοινοί επεξεργαστές έχουν φτάσει στα όριά τους, όσον αφορά τον αριθμό των ενσωματωμένων transistors και την ταχύτητα του ρολογιού. Αυτά τα ετερογενή συστήματα προσπαθούν να χρησιμοποιήσουν, παράλληλα με τον επεξεργαστή, και διάφορες άλλες μονάδες επεξεργασίας, όπως GPUs, ASICs και FPGAs, με σκοπό να εκτελέσουν συγκεκριμένες εργασίες αποδοτικά, βελτιώνοντας έτσι την συνολική απόδοση του συστήματος. Συστήματα υλοποιημένα σε FPGA τα οποία επιταχύνουν την εκτέλεση ενός προγράμματος ονομάζονται επιταχυντές υλικού.
Το MachSuite είναι ένα σύνολο ορόσημων προγραμμάτων, ήτοι των πιο ευρέως χρησιμοποιούμενων επιταχυντών υλικού. Δημιουργήθηκε για βοηθήσει τους ερευνητές να αξιολογούν επιταχυντο-κεντρικές αρχιτεκτονικές.
Αρχικά, σε αυτή την διπλωματική αναλύουμε και περιγράφουμε το MachSuite. Στην συνέχεια, παρουσιάζουμε μια νέα αρχιτεκτονική υλικού για μία από τις εφαρμογές που περιέχονται στο MachSuite, έναν αλγόριθμο Back-propagation ο οποίος χρησιμοποιείται για την εκπαίδευση τεχνητών νευρωνικών δικτύων. Αυτή η νέα αρχιτεκτονική προσφέρει μια πιο αποδοτική, βασισμένη στο υλικό, εκτέλεση, αξιοποιώντας τον παραλληλισμό. Τέλος, βελτιστοποιούμε αυτή την αρχιτεκτονική και την αξιολογούμε τόσο σε θεωρητικό επίπεδο όσο και σε ένα πραγματικό σύστημα.

Abstract

The need for designing more efficient processing units has led researchers to seek solutions on heterogeneous system architectures, especially now that typical CPUs reach their physical boundaries as far as the number of integrated transistors and clock speed. These heterogeneous systems try to use various processing units like GPUs, ASICs and FPGAs, alongside the CPU in order to go through specific cost-efficient tasks, optimizing the overall performance. Systems integrated on FPGAs that accelerate the execution of a program are commonly called hardware accelerators.

MachSuite is a set of benchmark programs, i.e., of the most widely used hardware accelerators. It was developed in order to help researchers evaluate accelerator-centric architectures.

First, in this thesis, we analyze and describe the MachSuite benchmark. Next, we introduce a novel hardware-based architecture for one of the described applications, i.e., a Back-propagation algorithm which is used for training artificial neural networks. The proposed architecture offers a more efficient hardware-based execution exploiting hardware parallelism. Finally, we optimize the architecture of our design and evaluate it under a theoretical aspect and on a real system.