BEGIN:VCALENDAR VERSION:2.0 PRODID:-//TUC//Events//EN CALSCALE:GREGORIAN BEGIN:VTIMEZONE TZID:Europe/Athens TZNAME:EEST DTSTART:19700329T030000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=3 BEGIN:STANDARD TZOFFSETFROM:+0200 TZOFFSETTO:+0300 TZNAME:EET DTSTART:19701025T040000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=10 END:STANDARD END:VTIMEZONE BEGIN:VEVENT CREATED:20240927T140506Z LAST-MODIFIED:20240927T140506Z DTSTAMP:20260811T200828Z UID:1786468108@tuc.gr SUMMARY:Παρουσίαση Διπλωματικής Εργασίας κας Αικατερίνης Τσιμπιρδώνη - Σχολή ΗΜΜ Υ LOCATION: DESCRIPTION:https://www.ece.tuc.gr/el/katalogos- ekdiloseon?tx_tucevents2_tuceventsdi splay%5Baction%5D=show&tx_tucevents2 _tuceventsdisplay%5Bcontroller%5D=Ev ent&tx_tucevents2_tuceventsdisplay%5 Bevent%5D=7262&cHash=8706c661fa4a446 ee3ced2394f3118e0\nΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗ Σ\n Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών\n Πρόγραμμα Π ροπτυχιακών Σπουδών\n ΠΑΡΟΥΣΙΑΣΗ ΔΙΠ ΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ\n Αικατερίνης Τσι μπιρδώνη\n με θέμα\n Απομακρυσμένη Ε κτέλεση στο Amazon F1 Cloud Επιταχυν τή Κυψελωτών Αυτομάτων Βασισμένου σε Αναδιατασσόμενη Λογική\n Remote Exe cution of an FPGA-based Cellular Aut omata Accelerator on the Amazon F1 C loud\n Εξεταστική Επιτροπή\n Καθηγητ ής Απόστολος Δόλλας (Επιβλέπων) \n Κ αθηγητής Σωτήριος Ιωαννίδης\n Καθηγη τής Μιχαήλ Ζερβάκης\n Περίληψη\n Τα κυψελωτά αυτόματα, που αρχικά σχεδιά στηκαν από τον Τζον Βον Νόιμαν και τ ον Στανισλάβ Ούλαμ τη δεκαετία του 1 940, είναι διακριτά μαθηματικά μοντέ λα για την προσομοίωση σύνθετων συστ ημάτων μέσω απλών κανόνων. Αυτή η έν νοια λειτουργεί ως ένα θεμελιώδες ερ γαλείο για την κατανόηση διαφόρων δυ ναμικών συστημάτων σε διάφορους επισ τημονικούς και μαθηματικούς τομείς. Στην παρούσα εργασία, αναπτύχθηκε μι α επαναπρογραμματιζόμενη αρχιτεκτονι κή βασισμένη σε FPGA για την αποδοτι κή προσομοίωση μοντέλων κυτταρικών α υτόματων (CA) στην πλατφόρμα AWS F1. Ο σχεδιασμός βασίζεται στην αρχιτεκ τονική που αναπτύχθηκε αρχικά από το ν Νικόλαο Κυπαρισσά και επεκτάθηκε α ργότερα από τον Εμμανουήλ Μυλωνάκη, με επιπλέον βελτιώσεις. Χρησιμοποιήθ ηκε το AWS FPGA Developer AMI, το οπ οίο προσφέρει ένα προ-ρυθμισμένο περ ιβάλλον με εργαλεία όπως το Xilinx V ivado, με απομακρυσμένη πρόσβαση μέσ ω NICE DCV, εξαλείφοντας την ανάγκη για φυσική πλακέτα FPGA. Η αρχιτεκτο νική δημιουργήθηκε μέσω της παραγωγή ς ενός bitstream Amazon FPGA Image ( AFI), συμβατού με την AWS F1 instanc e. Μετά την εφαρμογή αλλαγών στη λογ ική του κώδικα VHDL, το bitstream αν απτύχθηκε. Οι βελτιστοποιήσεις που έ γιναν περιλάμβαναν την αναβάθμιση το υ συστήματος μνήμης από 128-bit DDR2 σε 512-bit DDR4, βελτιώνοντας τη δι αχείριση δεδομένων και αυξάνοντας το μέγεθος των μεταφερόμενων δεδομένων . Η μεταφορά δεδομένων μεταξύ του ho st και του FPGA πραγματοποιήθηκε μέσ ω PCIe χρησιμοποιώντας Direct Memory Access (DMA). Το FPGA εκτέλεσε το μ οντέλο CA, επιτυγχάνοντας βελτίωση α πόδοσης κατά 21,2 φορές σε σχέση με τις παραδοσιακές μεθόδους λογισμικού , ειδικά κατά την επεξεργασία πλέγμα τος CA ανάλυσης 1920x1080.\n Abstrac t \n Cellular automata, introduced b y John von Neumann and Stanislaw Ula m in the 1940s, are discrete mathema tical models used to simulate comple x systems through simple rules. They are widely applied in various scien tific fields to study dynamic system s. In this thesis, a reprogrammable FPGA-based framework was developed t o efficiently simulate cellular auto mata(CA) models on the AWS F1 platfo rm. The design builds upon the archi tecture initially developed by Nikol aos Kyparissas and later extended by Emmanouil Milonakis, with additiona l improvements introduced in this wo rk. The AWS FPGA Developer AMI was e mployed, offering a pre-configured e nvironment with tools like Xilinx Vi vado, accessed remotely via NICE DCV , eliminating the need for a physica l FPGA board.The framework was creat ed by generating an Amazon FPGA Imag e (AFI) bitstream, compatible with t he AWS F1 instance. After implementi ng logic changes in the VHDL code, t he bitstream was synthesized and dep loyed. Optimizations included upgrad ing the memory system from a 128-bit DDR2 to a 512-bit DDR4 configuratio n, enhancing data handling and incre asing burst size. Data transfer betw een the host and FPGA was managed vi a PCIe using Direct Memory Access (D MA) by configuring the PCIe to AXI b ridge for efficient communication. T he FPGA executed the CA model, achie ving a 21.2x performance improvement over traditional software methods, particularly when processing a 1920x 1080 CA grid.\n Meeting ID: 938 6281 9512\n Password: 122029\n STATUS:CONFIRMED ORGANIZER;RSVP=FALSE;CN=TUC;CUTYPE=TUC:mailto:webmaster@tuc.gr DTSTART:20241002T130000 DTEND:20241002T140000 TRANSP:OPAQUE CLASS:DEFAULT END:VEVENT END:VCALENDAR