BEGIN:VCALENDAR VERSION:2.0 PRODID:-//TUC//Events//EN CALSCALE:GREGORIAN BEGIN:VTIMEZONE TZID:Europe/Athens TZNAME:EEST DTSTART:19700329T030000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=3 BEGIN:STANDARD TZOFFSETFROM:+0200 TZOFFSETTO:+0300 TZNAME:EET DTSTART:19701025T040000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=10 END:STANDARD END:VTIMEZONE BEGIN:VEVENT CREATED:20230609T072928Z LAST-MODIFIED:20230609T072928Z DTSTAMP:20260909T130357Z UID:1788948237@tuc.gr SUMMARY:Παρουσίαση Διπλωματικής Εργασίας κ. Εμμανουήλ Πετράκου - Σχολή ΗΜΜΥ LOCATION: DESCRIPTION:https://www.ece.tuc.gr/el/katalogos- ekdiloseon?tx_tucevents2_tuceventsdi splay%5Baction%5D=show&tx_tucevents2 _tuceventsdisplay%5Bcontroller%5D=Ev ent&tx_tucevents2_tuceventsdisplay%5 Bevent%5D=6235&cHash=8ea8b4b24324cf1 ec55f4326038c2e68\nΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗ Σ\n Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών\n Πρόγραμμα Π ροπτυχιακών Σπουδών\n ΠΑΡΟΥΣΙΑΣΗ ΔΙΠ ΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ\n Εμμανουήλ Πετρά κου\n με θέμα\n Αρχιτεκτονική Συστημ άτων βασισμένων σε Αναδιατασσόμενη Λ ογική (FPGA) για Επιτάχυνση Συνεργατ ικής Μάθησης\n Reconfigurable Logic (FPGA)-based System Architecture for the Acceleration of Federated Learn ing in Neural Networks\n Εξεταστική Επιτροπή\n Καθηγητής Απόστολος Δόλλα ς (επιβλέπων)\n Καθηγητής Μιχαήλ Λαγ ουδάκης \n Επίκουρος Καθηγητής Γρηγό ριος Τσαγκατάκης (Τμήμα Επιστήμης Υπ ολογιστών, Πανεπιστήμιο Κρήτης)\n Πε ρίληψη\n Το Federated Learning (FL) είναι μια αποκεντρωμένη μέθοδος εκπα ίδευσης για εφαρμογές Μηχανικής Μάθη σης, που μπορεί να εκμεταλλευτεί δεδ ομένα τα οποία είναι μη προσβάσιμα α πό συμβατικές κεντροποιημένες μεθόδο υς, λόγω ανησυχιών περί προσωπικού α πορρήτου και κυβερνοασφάλειας.  ́Ερε υνες έχουν βελτιώσει και αξιολογήσει τις περισσότερες όψεις του, αλλά λί γες από αυτές λαμβάνουν υπόψιν\n το υποκείμενο υλικό, όπου υλοποιείται η εκπαίδευση.\n Αυτή η εργασία αποδει κνύει ότι, στο on-edge FL, οι εργάτε ς μπορούν να χρησιμοποιήσουν αποτελε σματικά FPGAs για να επειταχύνουν τη ν τοπική εκπαίδευση και την συνολική FL διαδικασία. Καταρχάς, υλοποιήθηκ ε ένα FL σύστημα, ανεξάρτητο της υπο κείμενης μεθόδου εκπαίδευσης και της υλοποίησης της. Μέσω αυτού,\n έγινε εις βάθος ανάλυση των επιδράσεων κά θε παραμέτρου του FL. Σύμφωνα με τα ευρήματα της, υλοποιήθηκε ένα Συνελυ κτικό Νευρωνικό Δίκτυο σε FPGA, βελτ ιστοποιημένο για τον χώρο παραμέτρων όπου το FL είναι πιο αποτελεσματικό , και συνδέθηκε στο FL σύστημα.\n Μέ σω μετρήσεων σε πραγματικό υλικό, η υλοποίηση βασισμένη σε FPGA εμφανίζε ι μια μέτρια επιτάχυνση στην τοπική εκπαίδευση (1.27-1.44×) και στην συν ολική FL διαδικασία σε σύγκριση με α ντίστοιχη υλοποίηση βασισμένη σε GPU , εν συναρτήσει της διασποράς των δε δομένων. Πιο εντυπωσιακά, καταναλώνε ι (16, 35 − 18, 18×) λιγότερη ενέργε ια. Τοιουτοτρόπως, η παρούσα εργασία παρέχει παραπάνω από μια μελέτη σκο πιμότητας συνδυασμού FL & FPGAs, και μπορεί να χρησιμοποιηθεί ως αφε τηρία για μελλοντικές εργασίες ή ως μέτρο σύγκρισης.\n Abstract\n Federa ted Learning (FL) is a decentralized training method for Machine Learnin g applications which can exploit dat a that are inaccessible to conventio nal centralized approaches, due to p rivacy and security concerns. FL lit erature has refined and evaluated mo st of its aspects, but generally few works have taken in consideration t he underlying hardware, where the tr aining actually take place.\n This t hesis demonstrates that, in the on-e dge FL setting, the clients can effe ctively utilize FPGAs to accelerate their local training and the overall FL process. First of all, an FL sys tem, agnostic of the underlying trai ning method and its implementation, is developed. With that, an in-depth analysis of the effects of each FL parameter is conducted. According to its findings, an FPGA-based impleme ntation of a Convolutional Neural Ne twork (CNN), optimized for the param eter space where the FL is most effi cient, is developed and incorporated to the FL system.\n Through actual runs on real hardware, the FPGA-base d solution presents a modest speedup of the local training (1.27-1.44×) and the overall FL process (1.08-1.2 0×) in comparison to a GPU-based one , depending on data distribution. Mo re impressively, it consumes (16.35 − 18.18×) less energy. Thus, this th esis provides more than a feasibilit y study of combining FL and FPGAs, a nd it can be used as a starting poin t for future works or as a benchmark ing reference.\n STATUS:CONFIRMED ORGANIZER;RSVP=FALSE;CN=TUC;CUTYPE=TUC:mailto:webmaster@tuc.gr DTSTART:20230613T110000 DTEND:20230613T120000 TRANSP:OPAQUE CLASS:DEFAULT END:VEVENT END:VCALENDAR