BEGIN:VCALENDAR VERSION:2.0 PRODID:-//TUC//Events//EN CALSCALE:GREGORIAN BEGIN:VTIMEZONE TZID:Europe/Athens TZNAME:EEST DTSTART:19700329T030000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=3 BEGIN:STANDARD TZOFFSETFROM:+0200 TZOFFSETTO:+0300 TZNAME:EET DTSTART:19701025T040000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=10 END:STANDARD END:VTIMEZONE BEGIN:VEVENT CREATED:20220721T134121Z LAST-MODIFIED:20220721T134121Z DTSTAMP:20260809T125645Z UID:1786269405@tuc.gr SUMMARY:Παρουσίαση Διπλωματικής Εργασίας κ. Χατζάκη Μιχαήλ-Ιάσωνα - Σχολή ΗΜΜΥ LOCATION: DESCRIPTION:https://www.ece.tuc.gr/el/katalogos- ekdiloseon?tx_tucevents2_tuceventsdi splay%5Baction%5D=show&tx_tucevents2 _tuceventsdisplay%5Bcontroller%5D=Ev ent&tx_tucevents2_tuceventsdisplay%5 Bevent%5D=5715&cHash=31b70e8e5cf6988 e6bf90ab310f1cb6c\nΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗ Σ\n Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών\n Πρόγραμμα Π ροπτυχιακών Σπουδών\n ΠΑΡΟΥΣΙΑΣΗ ΔΙΠ ΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ\n ΧΑΤΖΑΚΗ ΜΙΧΑΗΛ- ΙΑΣΩΝ\n με θέμα\n Σχεδίαση και Υλοπο ίηση Συστήματος για Όδευση Ακτίνων μ ε Μέθοδο Μόντε Κάρλο (Monte Carlo Pa th Tracing) σε Πλατφόρμα Αναδιατασσό μενης Λογικής\n Design and Implement ation of Monte Carlo Path Tracing Sy stem on a Reconfigurable Logic-Based Platform\n Εξεταστική Επιτροπή\n Κα θηγητής Δόλλας Απόστολος (επιβλέπων) \n Αναπληρωτής Καθηγητής Ιωαννίδης Σ ωτήριος\n Δρ. Σωτηριάδης Ευριπίδης\n Περίληψη\n Τα τελευταία χρόνια το θ έμα του ray tracing, δηλαδή της εύρε σης με υπολογιστικές μεθόδους της όδ ευσης ακτινών σε κάποια σκηνή με αντ ικείμενα μελετάται ιδιαίτερα επειδή υπάρχει μεγάλο πεδίο εφαρμογών, από την βιομηχανία του κινηματογράφου έω ς τους προσομοιωτές πτήσεων. Μεγάλες εταιρίες αναπτύσσουν ειδικές μονάδε ς με σκοπό την επιτάχυνση της διαδικ ασίας του ray tracing. Αν και έχει γ ίνει δουλειά στο παρελθόν, το ενδιαφ έρον για την διαδικασία σε πλατφόρμε ς FPGA έχει μειωθεί καθότι τεχνολογί α GPU εθεωρείτο περισσότερο κατάλληλ η. Σε αυτήν την διπλωματική εργασία ξαναπροσεγγίζουμε το πρόβλημα αυτό α λλά από διαφορετική σκοπιά, με υλοπο ίηση σε υλικό δενδρικών δομών που δε ν έχει γίνει στο παρελθόν. Ο σκοπός μας ήταν να μελετήσουμε και να αξιολ ογήσουμε την διαδικασία μεταξύ τριών διαφορετικών πλατφορμών, CPU, GPU κ αι FPGA. Επίσης, παρουσιάζουμε ένα σ χέδιο ray tracing για FPGA που σκοπε ύει να εκμεταλλευτεί τον παραλληλισμ ό που μπορεί να προσφέρει η πλατφόρμ α. Πρώτο βήμα στην διαδικασία ήταν η μετατροπή των δομών δεδομένων και α λγορίθμων σε κατάλληλη δομή για πλατ φόρμες FPGA, με μετατροπή αναδρομικώ ν δομών σε επαναληπτικές. Δεύτερο βή μα ήταν δημιουργία μιας αρχιτεκτονικ ής στην οποία χρησιμοποιούμε streami ng pipeline λογική ώστε να έχουμε κα λή απόδοση. Με την δική μας αρχιτεκτ ονική, ανάλογα με την κάθε σκηνή επι τυγχάνουμε επιτάχυνση έως και 2x σε σχέση με μια GPU AMD 5600xt, ενώ τόσ ο οι GPU όσο και οι FPGA αποδίδουν π ολύ καλύτερα από CPU, ακόμη και σε π ολυνηματική επεξεργασία. Συμπερασματ ικά, η χρήση FPGA έδωσε μια ικανοποι ητική επιτάχυνση συγκριτικά με τις ά λλες πλατφόρμες και περαιτέρω έρευνα πάνω στην αρχιτεκτονική που δημιουρ γήθηκε θα οδηγήσει σε ακόμη καλύτερα αποτελέσματα.\n Abstract\n In recen t years the subject of ray tracing h as caused great interest because it has many applications, ranging from the movie industry to flight simulat ors. Major companies develop specifi c hardware for ray tracing accelerat ion. Even though work has been done in the past, the interest of ray tra cing on FPGAs has decreased as GPUs were deemed to be more suitable for the task at hand. In this thesis we re-visit the topic, albeit from the baseline of the implementation of tr ee structures which have not been im plemented in hardware for ray tracin g in the past. We aim to evaluate th e performance of this ray tracing al gorithm across 3 different platforms : CPU, GPU and FPGA. We also aim to introduce a ray tracing FPGA design to exploit the parallelism that the platform can provide. The first step in the process was the conversion o f data structures and algorithms so that they are suitable to FPGA platf orms, by converting recursive struct ures to iterative. Secondly, we crea te an architecture in which we used streaming pipeline logic in order to achieve good performance. With our introduced architecture, based on th e given scene we managed to achieve speedup of up to 2x against an AMD 5 600xt GPU, whereas both GPUs and FPG As perform much better than CPUs eve n when multi-threading is used. To c onclude, the use of FPGAs yielded a satisfactory speedup and further wor k on the introduced architecture can lead to better speedups.\n \nMeetin g ID: 954 0024 2520\n Password: 0918 30\n STATUS:CONFIRMED ORGANIZER;RSVP=FALSE;CN=TUC;CUTYPE=TUC:mailto:webmaster@tuc.gr DTSTART:20220725T120000 DTEND:20220725T130000 TRANSP:OPAQUE CLASS:DEFAULT END:VEVENT END:VCALENDAR